AMD MI300 Compute Accelerator verfügt angeblich über acht Logikchips

Der Rechenbeschleuniger MI300 der nächsten Generation von AMD soll die Logikdichte deutlich steigern, Einem Gerücht zufolge ist Moores Gesetz tot. Basierend auf der CDNA3-Rechenarchitektur, Der MI300 wird ein monströs großes Multi-Chip-Modul mit bis zu 8 die Logik stirbt (Compute stirbt), jeweils mit eigenem HBM3-Stack. Der Computer stirbt (die Logik stirbt), werden 3D-gestapelt auf I/O-Chips, die die Speichercontroller enthalten, und die Verbindung, die die Inter-Chip-Funktion übernimmt, und Kommunikation zwischen Paketen.

In dem Bericht wird sogar erwähnt, dass der Rechenchip auf der obersten Ebene des Stapels auf TSMC N5 gebaut wird (5 nm) Herstellungsprozess von Silizium, während der I/O-Chip unten TSMC N6 sein wird (6 nm). Zum jetzigen Zeitpunkt ist nicht bekannt, ob AMD das Paket verwenden wird, um die Logik-Stacks mit den Speicher-Stacks zu verbinden, oder ob es den teureren Weg der Verwendung eines Silizium-Interposers geht, Der Bericht unterstützt jedoch die Interposer-Theorie – dass ein allumfassender Interposer alle acht Rechenchips unterbringt, alle vier I/O-Chips (jeweils mit zwei Rechenchips), und die acht HBM3-Stacks. Ein Interposer ist ein Siliziumchip, der eine hochdichte mikroskopische Verdrahtung zwischen zwei Chips auf einem Gehäuse ermöglicht, die ansonsten durch die Substratverdrahtung mit großen Gehäusen nicht möglich wären.