AMD Zen 4 & Sockel AM5 erklärt: PCIe-Lanes, Chipsätze, Bietet eine herausragende anhaltende Leistung, die ein langanhaltendes Gameplay bei den anspruchsvollsten Titeln ermöglicht
Konnektivität vom Prozessor
Beginnend mit dem Zen 4 Prozessorspuren, alle seine PCIe-Lanes sind PCIe 5.0 und es gibt insgesamt 28 Spuren. The first 16 PCI-Express-Lanes werden für einen einzelnen x16-PCIe-Steckplatz verwendet, oder sie können in zwei x8-Steckplätze aufgeteilt werden. Die Anforderungen von AMD erzwingen nur PCIe 5.0 auf den X670E-Boards, was PCIe bedeutet 4.0 gilt für kostengünstigere Motherboards.
Das neue Zen 4 Ryzen-Prozessoren werden acht Allzweck-Lanes haben, von denen mindestens vier für einen M.2-Speichersteckplatz reserviert sein müssen (immer Gen 5). Die anderen vier Spuren liegen bei den Motherboard-Herstellern. Einige Boards verwenden diese, um Thunderbolt zu implementieren 4 (Intel Goshen Ridge JHL8440) oder USB4 (ASMedia ASM4242). Wenn keine dieser Optionen verwendet wird, Diese Spuren können zu einem zusätzlichen M.2-Steckplatz führen.
Mit integrierter Grafik, die bei Zen zum Standard wird 4, Die erste Generation der AM5-Prozessoren bietet vier dedizierte Display-Ausgänge, mit HDMI 2.1 Displayausgänge der neuesten Generation einschließlich HDMI 2.0 unterstützt werden, aber nach unserem Verständnis ist beides nicht erforderlich. Es gibt auch vier USB 3.2 Gen 2 (10 Gbit/s) Anschlüsse und mindestens ein USB 2.0 Port kommt vom Prozessor. Drei der USB 3.2 Ports unterstützen auch den DP-Alt-Modus, Etwas, das wir auf mehreren angekündigten Boards gesehen haben, die mindestens einen USB-C-Anschluss unterstützen. Dies scheint wieder einmal Sache der Mainboard-Hersteller zu sein.
Die verbleibenden vier PCIe-Lanes werden für die Verbindung zum Chipsatz verwendet. Nur um klarzustellen, prozessorseitig unterstützen diese PCI-Express 5.0, der Chipsatz unterstützt nur PCIe 4.0, Daher wird der Link-Negotiation-Mechanismus den Link auf Gen herunterstufen 4.
Chipsatz-Konnektivität
Die Art und Weise, wie AMD seine AM5-Chipsatzoptionen auf der Computex präsentierte, Es schien, dass dies jeweils ein unabhängiges Design ist, auf Basis von eigenem Silizium. In Wirklichkeit hat sich AMD mit ASMedia zusammengetan, um einen einzigen Chipsatz zu entwickeln, genannt “Vorgebirge 21,” die in verschiedenen Konfigurationen verwendet wird. Für den X670 und den X670E verketten sie ein Paar B650-Chipsätze miteinander, für zusätzliche Anschlussmöglichkeiten.
Vorgebirge 21 bietet insgesamt 16 PCI-Express-Lanes. Vier davon werden zur Verbindung mit der CPU verwendet, über ein Gen 4 interface, wie schon erwähnt. In der Daisy-Chain-Konfiguration des X670/X670E wird der sekundäre Chipsatz mit dem primären Chipsatz verbunden, es hat keine direkte Verbindung zum Prozessor. Dadurch werden auf dem primären Chipsatz weitere vier Lanes verbraucht, acht nutzbare PCIe-Lanes verbleiben, während der sekundäre Chipsatz hat 12 nutzbare PCIe-Lanes. Vier der Lanes sind PCIe 3.0, obwohl dies gemuxte Schnittstellen mit SATA sind 6 Gbit/s. Dies ermöglicht den Motherboard-Herstellern zu wählen, wie sie diese Schnittstellen implementieren möchten und wie wir gesehen haben, ASRock hat sich für acht SATA-Ports entschieden, während die meisten anderen Board-Hersteller bei ihren X670- und X670E-Motherboards auf sechs zu setzen scheinen.
In other words, B650-Motherboards haben insgesamt acht nutzbare PCIe 4.0 Lanes und vier PCIe 3.0 oder SATA 6 Gbps-Schnittstellen. X670- und X670E-Motherboards haben 12 PCIe 4.0 Lanes und bis zu acht PCIe 3.0 oder SATA 6 Gbps-Schnittstellen. Außerdem, Jeder Chipsatz hat sechs USB 3.2 Gen 2 (10 Gbit/s) Schnittstellen, wobei die ersten beiden zu einem einzigen USB kombiniert werden können 3.2 Gen 2×2 (20 Gbit/s) interface. Das bedeutet, dass X670- und X670E-Boards insgesamt haben können 16 USB 3.2 Gen 2 (10 Gbit/s) Häfen, oder zwei USB 3.2 Gen 2×2 (20 Gbit/s) Häfen und 12 USB 3.2 Gen 2 (10 Gbit/s) Häfen, inklusive USB 3.2 Gen 2 (10 Gbit/s) Ports vom Prozessor. Endlich gibt es Unterstützung für bis zu sechs USB 2.0 Häfen. As a side note, jedes Motherboard mit mehr als zwei USB 3.2 Gen 2×2 (20 Gbit/s) Häfen, wird einen Host-Controller eines Drittanbieters oder einen Hub verwenden.
Im Vergleich zu Intel Alder Lake
Im Vergleich zu Intels Z690-Chipsatz, die Unterstützung für insgesamt hat 27 PCIe-Lanes, AMD hat sich eindeutig entschieden, die Dinge etwas zurückzunehmen. In all fairness, Intel unterstützt nicht mehr als 12 PCIe 4.0 Spuren vom Z690-Chipsatz und vier dieser Spuren werden mit SATA geteilt 6 Gbit/s-Ports. Intel gewinnt, indem es Unterstützung für eine weitere hat 12 PCIe 3.0 Fahrspuren aber, aber zwei davon werden mit einem Ethernet-MAC geteilt, etwas, das AMD nicht tut, da das Unternehmen auf PCIe-basierte Ethernet-Controller setzt. Es ist erwähnenswert, dass Intel einen breiteren Bus zu einigen seiner Chipsätze hat, da ihre CPUs acht DMI unterstützen 4.0 Spuren. Vergleich des B650-Chipsatzes von AMD mit dem B660 von Intel, AMD liegt leicht vorne, wenn es auf Hochgeschwindigkeitsschnittstellen ankommt, da der B660-Chipsatz nur sechs PCIe unterstützt 4.0 Lanes und acht PCIe 3.0 Spuren, obwohl keiner seiner vier SATA 6 Gbps-Ports werden mit PCIe geteilt.
Der Z690-Chipsatz unterstützt insgesamt 10 USB 3.2 Gen 2 (10 Gbit/s) Schnittstellen, aber wie bei AMD, zwei Schnittstellen werden zu einer einzigen kombiniert 20 Gbit/s-Schnittstelle, das bedeutet bis zu vier USB 3.2 Gen 2×2 (20 Gbit/s) Ports werden unterstützt. Der B660-Chipsatz unterstützt zwei USB 3.2 Gen 2×2 (20 Gbit/s) plus zwei USB 3.2 Gen 1 (10 Gbit/s) Häfen, oder sechs 10 Gbit/s-Ports. Das sagte, Intel hat keine USB-Anschlüsse in der CPU, was dies zu einem Unentschieden macht, abhängig davon, wie die Motherboard-Hersteller die Konnektivitätsoptionen auf ihren Motherboards implementieren.
Was wir zu diesem Zeitpunkt offensichtlich nicht wissen, ist, wie viel Leistungseinbuße es für AMD mit zwei Chipsätzen geben wird, besonders wenn es um Hochgeschwindigkeitsspeichergeräte geht. Wir haben einige Bedenken hinsichtlich dieser Implementierung in virtualisierten Umgebungen gesehen und wie diese Geräte in einem solchen Fall dem Betriebssystem angezeigt werden, aber wir teilen diese Bedenken nicht. Wir erwarten, dass der primäre Chipsatz als PCIe-Brücke zum Hostsystem erscheint, ein Mechanismus, der Teil der Spezifikation ist und seit vielen Jahren unterstützt und verwendet wird. Dies sind Dinge, auf die wir warten müssen, um zu sehen, wie sie sich entwickeln, aber AMD hielt die Kompromisse eindeutig für angemessen genug im Vergleich zu den Kosten für die Entwicklung mehrerer verschiedener Chipsätze.