AMD Zen 5 Ausführungs-Engine durchgesickert, Verfügt über echte 512-Bit-FPU

AMD “Zen 5” Die CPU-Mikroarchitektur führt zu einer erheblichen Leistungssteigerung für AVX-512-Workloads, Einige Quellen berichten sogar von bis zu 40% Die Leistung steigt über “Zen 4” in Benchmarks, die AVX-512 verwenden. Ein Bericht über Moores Gesetz ist tot, in dem die Ausführungsmaschine von detailliert beschrieben wird “Zen 5” enthält die Antwort darauf, wie das Unternehmen dies geschafft hat – mit einer echten 512-Bit-FPU. Aktuell, AMD verwendet eine doppelt gepumpte 256-Bit-FPU, um AVX-512-Workloads auszuführen “Zen 4.” Die aktualisierte FPU sollte die Leistung des Kerns bei Workloads, die 512-Bit-AVX- oder VNNI-Anweisungen nutzen, deutlich verbessern, wie KI.

Geben “Zen 5” Eine 512-Bit-FPU bedeutete, dass AMD auch die Zusatzkomponenten vergrößern musste – alle Komponenten, die die FPU mit Daten und Anweisungen versorgen. Das Unternehmen erhöhte daher die Kapazität des L1 DTLB. Die Load-Store-Warteschlangen wurden erweitert, um den Anforderungen der neuen FPU gerecht zu werden. Die Bandbreite des L1-Datencaches wurde verdoppelt, und vergrößert um 50%. Der L1D ist jetzt 48 KB groß, auf von 32 KB ein “Zen 4.” Die FPU-MADD-Latenz wurde um reduziert 1 Zyklus. Neben der FPU, AMD hat außerdem die Anzahl der Integer-Ausführungspipes auf erhöht 10, from 8 auf “Zen 4.” Der exklusive L2-Cache pro Kern bleibt bestehen 1 MB groß.

Aktualisieren 07:02 UTC: Moore’s Law is Dead wandte sich an uns und teilte uns mit, dass die zuvor von ihnen gepostete Folie, die wir in einer früheren Version dieses Artikels verwendet hatten, ist unecht, sagte aber, dass die in dieser Folie enthaltenen Informationen korrekt seien, und dass sie zu den Informationen stehen.