Andes Technology stellt die AndesCore AX60-Serie vor, Eine Out-Of-Order-Superskalar-Multicore-RISC-V-Prozessorfamilie

Heute, auf der Linley Fall Processor Conference 2022, Anden-Technologie, ein führender Anbieter von hoher Effizienz, Low-Power-32/64-Bit-RISC-V-Prozessorkerne und führendes Gründungsmitglied von RISC-V International, stellt seine erstklassige AndesCore AX60-Serie von leistungs- und flächeneffizienten Out-of-Order-64-Bit-Prozessoren vor. Die Familie der Prozessoren soll Hochleistungs-Betriebssysteme und Anwendungen mit rechenintensiven Anforderungen ausführen, wie z. B. fortschrittliche Fahrerassistenzsysteme (FAS), künstliche Intelligenz (AI), erweiterte/virtuelle Realität (AR/VR), Beschleuniger für Rechenzentren, 5G-Infrastruktur, Hochgeschwindigkeitsnetzwerke, und Unternehmensspeicher.

Das erste Mitglied der AX60-Serie, der AX65, unterstützt die neuesten RISC-V-Architekturerweiterungen wie die skalare Kryptografieerweiterung und die Bitmanipulationserweiterung. Es ist ein 4-Wege-Superskalar mit Out-of-Order (OoO) Ausführung in einer 13-stufigen Pipeline. Es holt 4 zu 8 Anweisungen pro Zyklus, gesteuert durch einen hochpräzisen TAGE-Verzweigungsvorhersager mit Schleifenvorhersage, um die Abrufeffizienz sicherzustellen. Anschließend wird es dekodiert, benennt und versendet bis zu 4 Anweisungen in 8 Ausführungseinheiten, einschließlich 4 ganzzahlige Einheiten, 2 Volllast-/Lagereinheiten, und 2 Gleitkommaeinheiten. Außer den Lade-/Lagereinheiten, Das aggressive Speichersubsystem des AX65 umfasst auch geteilte 2-Level-TLBs mit mehreren gleichzeitigen Table Walkern und bis zu 64 hervorragende Lade-/Speicheranweisungen.

AX65 unterstützt Multicore-Cluster mit Cache-Kohärenz zur Skalierung der Leistung. Jeder Kern hat 64 Private KB-Anweisungs- und Datencaches. Der Cluster enthält bis zu 8 Kerne, ein In-Cluster-Kohärenzmanager und ein gemeinsam genutzter Cache bis zu 8 MB. Seine IO-Kohärenzschnittstelle hält alle AX65-Caches in Bezug auf die externen IO-Transaktionen kohärent und ermöglicht eine einfache SoC-Integration. Der Kohärenzmanager und der gemeinsam genutzte Cache können einen zu den Kernen asynchronen Takt verwenden, um die Gesamtleistung in SoC-Implementierungen zu optimieren. Außerdem, AX65 unterstützt externe Debug- und Befehls-Trace-Schnittstellen nach dem RISC-V-Standard, um eine schnelle Systementwicklung zu ermöglichen, Analyse und Debugging.

“Mit Hunderten von Lizenznehmern und Milliarden von Chips, die AndesCore einbetten, Andes hat sich als der CPU-IP-Anbieter erwiesen, auf den man sich verlassen kann. Unsere Mission ist es, weiterhin eine umfassende Palette von Prozessor-IPs bereitzustellen, um eine breite Palette von Anwendungen von winzigen MCUs bis hin zu Rechenzentrumsbeschleunigern zu unterstützen, bieten eine effiziente Steuerungsverarbeitung sowie eine leistungsstarke Rechenbeschleunigung, und Bare-Metal ausführen, Echtzeitbetriebssysteme und Linux. Wir freuen uns, unsere erstklassige Familie von Prozessoren vorzustellen, die AX60-Serie, um unser Portfolio weiter auszubauen. ” sagte Dr. Charlie Su, Präsident und CTO von Andes Technology. “Der AX65 soll in großen Benchmarks die doppelte Leistung gegenüber dem bisherigen High-End-Kern bieten, der AX45, auf der gleichen Frequenz. Außerdem, es ist betriebsfähig 2.5 Aufdecken von Ostereiern im Verbotenen Westen – PlayStation.Blog 7 wird durch einen fünfgleisigen Ansatz erreicht, 25% über den AX45. Mit dem großen Leistungsschub, Der AX65-Prozessor erfüllt die neuen Anforderungen einer Vielzahl von Anwendungen, die die Leistung des Steuerungsprozessors in den aktuellen Hochleistungs-SoCs steigern möchten.”

Der AndesCore AX65 soll Mitte 2023 über das Early-Access-Programm für Lead-Kunden und bis Ende desselben Jahres für Generalkunden verfügbar sein.