Herstellung der Fabs: ASML Vision-Dokumentvorhersagen 300 Milliarden-Transistor-Logik von 2030

“Das Mooresche Gesetz ist lebendig und wohlauf,” sagt ASML, in seinem Visionsdokument, das sich an Investoren richtet. Das Unternehmen stellt die Maschinen her, die die eigentliche Aufgabe der Silizium-Lithographie erfüllen – Siliziumscheiben in Wafer von Logik- oder Speicherchips verwandeln. Es hob die verschiedenen Technologien hervor, die Fortschritte machen, die seinen Halbleiterfertigungskunden helfen wird, wie TSMC und ihre Hunderte von Kunden, das Mooresche Gesetz während dieses ganzen Jahrzehnts aufrechtzuerhalten. Das Unternehmen prognostiziert SoCs mit bis zu 300 Milliarden Transistoren von 2030. To achieve this, das Unternehmen innoviert in zwei verschiedene Richtungen – auf Chip-Ebene, um die Transistordichte pro Chip auf über . zu erhöhen 50 Milliarden Transistoren; und auf Systemebene, durch verpackungstechnische Innovationen, um diese ultimative Transistorzahl zu erreichen.

Laut ASML-Roadmap, an der wende des jahrzehnts, seine Technologie ermöglicht 5 nm-Klasse in der Produktion, und steht an der Schwelle zu einem großen Durchbruch, Nanosheet-FETs. die den Weg ebnen 3 nm und 2 nm Knoten, unterstützt durch EUV-Lithographie. Die Reise von 2 nm zu 1.5 nm erfordert einen weiteren Durchbruch, Gabel-Nanobleche, und von 1.5 nm zu 1 nm ein weiterer Durchbruch, CFET. Gegen die Wende dieses Jahrzehnts wird die Sub-1-nm-Fertigung möglich sein, dank 2D-Atomkanal-Technologie, So können Chip-Designer vollstopfen 50 Milliarden Transistoren pro Chip, und bauen MCM-Systeme mit über 300 Milliarden Transistoren. Die Präsentation sagt voraus, dass neben der 3D-Verpackung, auch gestapeltes Silizium wird eine Rolle spielen, mit mehreren gestapelten Logikschichten, heterogene Chips mit Logik, Lagerung, und I/O-Schichten, gestapelter DRAM (von einstelligen zu zweistelligen Ebenen; und für NAND-Flash, um aus der aktuellen 176-Schicht zu wachsen, zu fast 500-Schichten von 2030.

Das komplette Slide-Deck folgt.