AMD Zen 4 & Explicación del zócalo AM5: Carriles PCIe, conjuntos de chips, Conectividad
Connectivity from the Processor
Starting with the Zen 4 processor’s lanes, all of its PCIe lanes are PCIe 5.0 and there are a total of 28 carriles. El primero 16 PCI Express lanes will be used for a single x16 PCIe slot, or they can be split into two x8 slots. AMD’s requirements only enforce PCIe 5.0 on the X670E boards, which means PCIe 4.0 will be applicable to lower cost motherboards.
The new Zen 4 Ryzen processors will have eight general purpose lanes, of which at least four will be required to be dedicated to an M.2 storage slot (always Gen 5). The other four lanes are up to the motherboard manufacturers. Some boards will use these to implement Thunderbolt 4 (Intel Goshen Ridge JHL8440) or USB4 (ASMedia ASM4242). If none of these options are used, these lanes can go towards an additional M.2 slot.
With integrated graphics becoming standard on Zen 4, the first generation of AM5 processors will offer four dedicated display outputs, with HDMI 2.1 y DisplayPort 2.0 being supported, but neither being required as far as we understand. También hay cuatro USB 3.2 Gen 2 (10 Gbps) ports and at least one USB 2.0 port coming from the processor. Three of the USB 3.2 ports also support DP Alt Mode, algo que hemos visto en varias placas anunciadas compatibles con al menos un puerto USB-C. Esto parece depender de los fabricantes de placas base para implementarlo una vez más..
Los cuatro carriles PCIe restantes se utilizan para conectarse al chipset. Solo para aclarar, en el lado del procesador, estos son compatibles con PCI-Express 5.0, el conjunto de chips solo es compatible con PCIe 4.0, por lo que el mecanismo de negociación del enlace degradará el enlace a Gen 4.
Conectividad de conjunto de chips
La forma en que AMD presentó sus opciones de chipset AM5 en Computex, parecía que cada uno de estos es un diseño independiente, basado en su propio silicio. En realidad, AMD se ha asociado con ASMedia para crear un solo chipset, llamado “promontorio 21,” que se utiliza en varias configuraciones. Para el X670 y el X670E, están conectando en cadena un par de conjuntos de chips B650 juntos, para opciones de conectividad adicionales.
Promontorio 21 ofrece un total de 16 Carriles PCI-Express. Cuatro de estos se utilizan para conectarse a la CPU, sobre un gen 4 interfaz, como se mencionó anteriormente. En la configuración en cadena X670/X670E, el conjunto de chips secundario se conecta al conjunto de chips principal, no tiene enlace directo con el procesador. Esto significa que en el conjunto de chips principal se utilizan otros cuatro carriles, dejando ocho carriles PCIe utilizables, mientras que el chipset secundario tiene 12 carriles PCIe utilizables. Cuatro de los carriles son PCIe 3.0, aunque estas son interfaces multiplexadas con SATA 6 Gbps. Esto permite que los fabricantes de placas base elijan cómo quieren implementar esas interfaces y, como hemos visto, ASRock ha apostado por ocho puertos SATA, mientras que la mayoría de los demás fabricantes de placas parecen optar por seis en sus placas base X670 y X670E.
In other words, Las placas base B650 tendrán un total de ocho PCIe utilizables 4.0 carriles y cuatro PCIe 3.0 o SATA 6 Gbps interfaces. X670 and X670E motherboards will have 12 PCIe 4.0 lanes and up to eight PCIe 3.0 o SATA 6 Gbps interfaces. Además de esto, each chipset will have six USB 3.2 Gen 2 (10 Gbps) interfaces, where the first two can be combined into a single USB 3.2 Gen 2×2 (20 Gbps) interfaz. This means X670 and X670E boards can have a total of 16 USB 3.2 Gen 2 (10 Gbps) puertos, or two USB 3.2 Gen 2×2 (20 Gbps) ports and 12 USB 3.2 Gen 2 (10 Gbps) puertos, including the USB 3.2 Gen 2 (10 Gbps) ports from the processor. Finally there’s support for up to six USB 2.0 puertos. As a side note, any motherboard with more than two USB 3.2 Gen 2×2 (20 Gbps) puertos, will be using a third party host controller or a hub.
Compared to Intel Alder Lake
Compared to Intel’s Z690 chipset, which has support for a total of 27 carriles PCIe, AMD has clearly decided to scale things back a little bit. Con toda justicia, Intel doesn’t support more than 12 PCIe 4.0 lanes from the Z690 chipset and four of those lanes are shared with SATA 6 Puertos Gbps. Intel wins by having support for an additional 12 PCIe 3.0 lanes though, pero dos de ellos se comparten con un Ethernet MAC, algo que AMD no hace, ya que la empresa confía en los controladores Ethernet basados en PCIe. Vale la pena señalar que Intel tiene un bus más amplio para algunos de sus conjuntos de chips., ya que sus CPU admiten ocho DMI 4.0 carriles. Comparando el chipset B650 de AMD con el B660 de Intel, AMD sale ligeramente por delante si las interfaces de alta velocidad importan, ya que el conjunto de chips B660 solo admite seis PCIe 4.0 carriles y ocho PCIe 3.0 carriles, aunque ninguno de sus cuatro SATA 6 Los puertos Gbps se comparten con PCIe.
El chipset Z690 admite un total de 10 USB 3.2 Gen 2 (10 Gbps) interfaces, pero como con AMD, dos interfaces se combinan para crear una sola 20 interfaz Gbps, lo que significa hasta cuatro USB 3.2 Gen 2×2 (20 Gbps) los puertos son compatibles. El conjunto de chips B660 admite dos USB 3.2 Gen 2×2 (20 Gbps) más dos USB 3.2 Gen 1 (10 Gbps) puertos, o seis 10 Puertos Gbps. Dicho, Intel no tiene ningún puerto USB dentro de la CPU, lo que hace que esto sea algo atractivo, dependiendo de cómo los fabricantes de placas base implementen las opciones de conectividad en sus placas base.
Lo que obviamente no sabemos en este momento es cuánto penalizará el rendimiento cuando AMD tenga dos conjuntos de chips., especialmente cuando se trata de dispositivos de almacenamiento de alta velocidad. Hemos visto algunas preocupaciones sobre esta implementación en entornos virtualizados y cómo estos dispositivos aparecerán en el sistema operativo en tal caso., pero no compartimos esas preocupaciones. Esperamos que el conjunto de chips principal aparezca como puente PCIe para el sistema host, un mecanismo que es parte de la especificación y ha sido compatible y utilizado durante muchos años. Estas son cosas que vamos a tener que esperar y ver cómo se desarrollan., pero AMD claramente consideró que las compensaciones eran lo suficientemente razonables frente al costo de desarrollar múltiples conjuntos de chips diferentes.