La investigación de Intel impulsa la ley de Moore y allana el camino hacia un billón de transistores 2030
“Seventy-five years since the invention of the transistor, innovation driving Moore’s Law continues to address the world’s exponentially increasing demand for computing. En IEDM 2022, Intel is showcasing both the forward-thinking and concrete research advancements needed to break through current and future barriers, deliver to this insatiable demand, and keep Moore’s Law alive and well for years to come.” -Gary Patton, Intel vice president and general manager of Components Research and Design Enablement
What’s Happening at IEDM: Commemorating the 75th anniversary of the transistor, Dr. Trabajando en estrecha colaboración con ASML, Intel executive vice president and general manager of Technology Development, will lead a plenary session at IEDM. Kelleher will outline the paths forward for continued industry innovation – rallying the ecosystem around a systems-based strategy to address the world’s increasing demand for computing and more effectively innovate to advance at a Moore’s Law pace. The session, “Celebrating 75 Years of the Transistor! A Look at the Evolution of Moore’s Law Innovation,” takes place at 9:45 a.m. PST on Monday, Dec. 5.
Why It Matters: La Ley de Moore es vital para abordar las necesidades informáticas insaciables del mundo como el aumento del consumo de datos y el impulso hacia una mayor inteligencia artificial. (AI) produce la mayor aceleración de la demanda de la historia.
La innovación continua es la piedra angular de la Ley de Moore. Muchos de los hitos clave de la innovación para el poder continuo, mejoras de rendimiento y costos en las últimas dos décadas – incluido el silicio tenso, Puerta metálica Hi-K y FinFET – en computadoras personales, los procesadores de gráficos y los centros de datos comenzaron con el Grupo de investigación de componentes de Intel. Más investigación, incluida la compuerta RibbonFET en todos los sentidos (AGA) transistores, Tecnología de entrega de energía en la parte posterior de PowerVia y avances en empaques como EMIB y Foveros Direct, están en la hoja de ruta hoy.
En IEDM 2022, El grupo de investigación de componentes de Intel mostró su compromiso con la innovación en tres áreas clave para continuar con la Ley de Moore: new 3D hybrid bonding packaging technology to enable seamless integration of chiplets; super-thin, 2D materials to fit more transistors onto a single chip; and new possibilities in energy efficiency and memory for higher-performing computing.
How We Do It: Components Research Group researchers have identified new materials and processes that blur the line between packaging and silicon. We reveal critical next steps on the journey to extending Moore’s Law to a trillion transistors on a package, including advanced packaging that can achieve an additional 10x interconnect density, leading to quasi-monolithic chips. Intel’s materials innovations have also identified practical design choices that can meet the requirements of transistor scaling using novel material just 3 atoms thick, permitiendo a la empresa continuar escalando más allá de RibbonFET.
Intel presenta chips casi monolíticos para empaques 3D de próxima generación:
- La última investigación de enlace híbrido de Intel presentada en IEDM 2022 muestra un adicional 10 veces la mejora en la densidad de potencia y rendimiento sobre IEDM de Intel 2021 presentación de investigación.
- Enlace híbrido continuo escalando a un 3 um pitch logra densidades de interconexión y anchos de banda similares a los que se encuentran en conexiones monolíticas de sistema en chip.
Intel mira a '2D súper delgado’ materiales para colocar más transistores en un solo chip:
- Intel demostró una estructura de nanoláminas apiladas en todos los sentidos usando material de canal 2D 3 atoms thick, mientras se logra una conmutación casi ideal de transistores en una estructura de puerta doble a temperatura ambiente con baja corriente de fuga. Estos son dos avances clave necesarios para apilar transistores GAA y avanzar más allá de los límites fundamentales del silicio..
- Los investigadores también revelaron el primer análisis integral de topologías de contactos eléctricos para materiales 2D que podrían allanar aún más el camino para canales de transistores escalables y de alto rendimiento..
Intel ofrece nuevas posibilidades en eficiencia energética y memoria para una informática de mayor rendimiento:
- Para usar el área del chip de manera más efectiva, Intel redefine el escalado mediante el desarrollo de una memoria que se puede colocar verticalmente sobre los transistores. En una industria primero, Intel demuestra condensadores ferroeléctricos apilados que igualan el rendimiento de los condensadores de trinchera ferroeléctricos convencionales y se pueden utilizar para construir FeRAM en un dado lógico.
- Un modelo de nivel de dispositivo pionero en la industria captura fases mixtas y defectos para dispositivos hafnia ferroeléctricos mejorados, marcando un progreso significativo para Intel en el apoyo a las herramientas de la industria para desarrollar nuevas memorias y transistores ferroeléctricos.
- Llevar al mundo un paso más cerca de la transición más allá de 5G y resolver los desafíos de la eficiencia energética, Intel está construyendo un camino viable para 300 obleas milimétricas de GaN sobre silicio. Los avances de Intel en esta área demuestran una 20 veces más que el GaN estándar de la industria y establece una figura de mérito récord de la industria para la entrega de energía de alto rendimiento.
- Intel está logrando avances en tecnologías súper eficientes desde el punto de vista energético, específicamente transistores que no se olvidan, retención de datos incluso cuando la alimentación está apagada. Ya, Los investigadores de Intel han roto dos de las tres barreras que impiden que la tecnología sea completamente viable y operativa a temperatura ambiente..
Intel continúa introduciendo nuevos conceptos en física con avances en la entrega de mejores qubits para computación cuántica:
Los investigadores de Intel trabajan para encontrar mejores formas de almacenar información cuántica reuniendo una mejor comprensión de varios defectos de la interfaz que podrían actuar como perturbaciones ambientales que afectan los datos cuánticos..