SiFive revela la plataforma de desarrollo HiFive Pro P550 RISC-V en factor de forma microATX

[ad_1]

Back in Febrero 2022 SiFive anunció su asociación con Intel Foundry Services (IFS), traer su “Arroyo del caballo” SoC al mercado y ahora SiFive ha anunciado que se está preparando para lanzar su primera placa de desarrollo en dicho SoC. Este verano, SiFive lanzará la placa de desarrollo HiFive Pro P550, lo que mejorará las cosas cuando se trata de placas de desarrollo SoC integradas, independientemente del núcleo de la CPU, el SoC está construido alrededor. La HiFive Pro P550 será una de las pocas placas de desarrollo SoC integradas basadas en microATX que existen y hasta ahora, a nuestro conocimiento, el único con un SoC basado en RISC-V. El SoC de Horse Creek tiene cuatro núcleos deportivos, 2.2 GHz, 13-stage, problema triple, tubería fuera de servicio CPU RISC-V RV64GBC construida en Intel 4 El MCM de Intel utiliza un troquel de GPU junto al troquel de núcleo de CPU. El SoC también tiene un DDR5 5600 Interfaz de memoria de MHz, soporte para ocho carriles de PCIe 5.0 y viene en un 19 x 19 mm paquete FBGA.

El HiFive Pro P550 ofrecerá 16 GB de memoria DDR5, pero basado en el render de la placa base, esto va soldado a la placa, en lugar de depender de módulos DIMM DDR5 estándar. Furthermore, la placa tiene dos x16 PCIe 3.0 ranuras de expansión, aunque no está claro cuántos PCIe tiene cada ranura, así como un PCIe 3.0 M.2 2280 Ranura M-key para SSD NVMe y PCIe 3.0 Ranura para llave electrónica M.2 para un módulo WiFi/Bluetooth. La placa también tiene múltiples puertos USB/USB 3.0 puertos e incluso un par de puertos USB-C. El comunicado de prensa también menciona tanto Gigabit como 10 Compatibilidad con Gbps Ethernet, así como soporte para gráficos integrados y administración remota del sistema, sin entrar en mas detalles. Será interesante ver si el SoC de Horse Creek puede cumplir con su objetivo de rendimiento esperado., especialmente porque SiFive tiene mucho que demostrar, especialmente porque la compañía llama a la arquitectura RISC-V inevitable.

[ad_2]