Fabriquer les Fab: Prédictions du document ASML Vision 300 Milliard-Transistor Logic par 2030
Selon la feuille de route de l'ASML, au tournant de la décennie, sa technologie permet 5 classe nm en production, et est à l'aube d'une percée majeure, nanofeuillet-FET. qui ouvrent la voie à 3 nm et 2 nœuds nm, soutenu par la lithographie EUV. Le trajet de 2 nm à 1.5 nm nécessitera une autre percée, nanofeuilles fourchues, and from 1.5 nm à 1 nm encore une autre percée, CFET. La fabrication en dessous de 1 nm sera possible vers le tournant de cette décennie, grâce à la technologie de canal atomique 2D, c'est ainsi que les concepteurs de puces pourront s'entasser 50 milliards de transistors par puce, et construire des systèmes MCM avec plus de 300 milliards de transistors. La présentation prédit qu'en plus de l'emballage 3D, le silicium empilé jouera également un rôle, avec plusieurs couches logiques empilées, puces hétérogènes avec logique, storage, et couches d'E/S, DRAM empilée (des couches à un chiffre aux couches à deux chiffres; et pour que le flash NAND se développe à partir de la couche actuelle de 176, à près de 500 couches par 2030.
Le diaporama complet suit.