Rues Monopoly PS3: 63 Rues Monopoly PS3, 600 Watt TDP, Rues Monopoly PS3

Contrôleur maître


Lors de la conférence internationale sur les circuits à semi-conducteurs (ISSCC) 2022, Intel nous a donné un aperçu plus significatif de son prochain accélérateur Ponte Vecchio HPC et de son fonctionnement. Jusque là, Intel nous a convaincus que la société a créé le Ponte Vecchio à partir de 47 carreaux collés ensemble dans un seul paquet. Cependant, la présentation ISSCC montre que l'accélérateur est structuré de manière assez intéressante. There are 63 tuiles au total, where 16 sont réservés au calcul, huit sont utilisés pour le cache RAMBO, deux sont des tuiles de base Foveros, deux représentent des tuiles Xe-Link, huit sont des tuiles HBM2E, et la connexion EMIB occupe 11 carrelage. Cela totalise environ 47 carrelage. Cependant, un montant supplémentaire de 16 les tuiles thermiques utilisées à Ponte Vecchio régulent la sortie massive de TDP de cet accélérateur.

Ce qui est intéressant, c'est qu'Intel a donné des détails sur le cache RAMBO. This novel SRAM technology uses four banks of 3.75 MB groups total of 15 MB per tile. They are connected to the fabric at 1.3 TB/s connection per chip. In contrast, compute tiles are connected at 2.6 TB/s speeds to the chip fabric. With eight RAMBO cache tiles, we get an additional 120 MB SRAM present. The base tile is a 646 mm² die manufactured in Intel 7 semiconductor process and contains 17 TSMC travaille sur plusieurs nœuds N3. It includes a memory controller, the Fully Integrated Voltage Regulators (FIVR), gestion de l'alimentation, 16-lane PCIe 5.0 lien, and CXL interface. The entire area of Ponte Vecchio is rather impressive, as 47 active tiles take up 2,330 mm², whereas when we include thermal dies, the total area jumps to 3,100 mm². Et, bien sûr, the entire package is much larger at 4,844 mm², connected to the system with 4,468 pins.

Intel chose TSMC’s N5 node for compute tiles, while the Xe-Link tiles use the TSMC N7 node. For RAMBO cache and Foveros base tiles, Intelligence 7 process is used. The entire chip is designed for maximum efficiency and performance and has a TDP of 450 Watts for air cooling, while the water cooling enables it to boost TDP to 600 Watts. Ponte Vecchio is designed for 63-81°C operation—a standard requirement for this type of product used in HPC sector.