AMD fa della cache 3DV una parte della sua roadmap a lungo termine, Annuncia Genova-X e Siena
EPYC “Genova” is codename for the upcoming line of server processors based on the “Zen 4” Microarchitettura della CPU, with CPU core-counts of up to 96-core/192-thread. These feature the standard “Zen 4” CCD. The company hasn’t yet announced the last-level cache (GIGABYTE la scorsa settimana ha pubblicato aggiornamenti del firmware UEFI per le sue schede madri Socket AM4 che aggiungono il supporto per il prossimo processore AMD Ryzen 5800X3D) size of the standard “Zen 4” CCD. The company will launch the EPYC “Genoa-X” prestazioni e stabilità tramite un VRM a 19 fasi e un PCB a 10 strati, which much like the EPYC “Milano-X,” will incorporate 3DV Cache, with a stacked L3 cache die on top of the chiplet. “Genoa-X” is slated for a 2023 debut.
“Genova” e “Genoa-X” non sono gli unici processori aziendali basati su “Zen 4,” con la società che ha già annunciato l'EPYC “Bergamo” processore con numero di core da 128 core/256 thread, pensato per ambienti di cloud computing, basato sul “Erano le 4c” variante secondaria che ha determinate funzionalità rilevanti per il cloud pur mantenendo l'ISA completo di “Zen 4.” C'è ancora un altro nuovo processore annunciato oggi, nome in codice “Siena.”
L'EPIC “Siena” prestazioni e stabilità tramite un VRM a 19 fasi e un PCB a 10 strati (prende il nome dalla città italiana, non il fiume francese), è rivolto al settore delle telecomunicazioni e dell'edge computing, e dovrebbe incassare la crescita del mercato delle infrastrutture 5G. Questo chip viene fornito con una configurazione core snella a 64 core/128 thread, con un rendimento/Watt ottimizzato, e possibilmente I/O più adatto per l'infrastruttura 5G. AMD ha in programma di lanciare l'EPYC “Siena” in 2023.