La cadenza ottiene PCIe 5.0 Conformità alle specifiche per PHY e IP controller in TSMC Advanced Technologies
L'IP Cadence per PCIe 5.0 tecnologia consiste in un PHY, controller compagno e IP di verifica (VIP) mirato ai progetti SoC per il calcolo hyperscale a larghezza di banda molto elevata, applicazioni di rete e archiviazione. Con il sottosistema PHY e controller di Cadence per PCIe 5.0 architettura, i clienti possono progettare SoC estremamente efficienti dal punto di vista energetico accelerando al tempo stesso il time-to-market.
“Siamo lieti che Cadence abbia certificato la sua famiglia IP completa per la conformità con PCIe 5.0 protocollo sui processi avanzati di TSMC,” disse Suk Lee, vicepresidente della divisione Design Infrastructure Management di TSMC. “La nostra stretta collaborazione continua con Cadence sta aiutando i nostri clienti comuni a soddisfare i severi requisiti di potenza e prestazioni e ad accelerare l'innovazione del silicio con soluzioni di progettazione all'avanguardia che beneficiano delle tecnologie avanzate di TSMC.”
“Con il consumo energetico più basso del mercato, come confermato dai nostri clienti, PHY certificato di Cadence e IP del controller per PCIe 5.0 consente loro di sviluppare SoC estremamente efficienti dal punto di vista energetico,” disse Sanjive Agarwala, vicepresidente aziendale e direttore generale del gruppo IP presso Cadence. “Con la nostra soluzione multi-lane subsystem-on-a-chip, i nostri clienti possono vedere la conformità IP raggiunta in fattori di forma che corrispondono alle loro applicazioni di destinazione.”
“Coerente con i test precedenti, PHY di Cadence e chip di test del controller per PCIe 5.0 le specifiche hanno mostrato prestazioni solide nei test di conformità sulla nostra piattaforma di esercizi e analizzatori Xgig,” disse Tom Fawcett, vicepresidente senior e direttore generale, Laboratorio & Unità operativa di produzione, Soluzioni VIAVI. “Cadence è all'avanguardia nell'IP SoC hyperscale a larghezza di banda elevata, e il loro track record di successo negli eventi di conformità PCI-SIG dovrebbe proiettare una fiducia continua nelle loro soluzioni e nella tecnologia nel suo insieme.”
“Intel si dedica all'innovazione a livello di settore e a rigorosi test di compatibilità attraverso lo standard aperto PCI Express,” disse Jim Pappas, direttore delle iniziative tecnologiche, Società Intel. “L'ultimo PHY e l'IP del controller di Cadence dimostrano il loro impegno nei confronti di PCIe 5.0 prestazioni e interoperabilità con le nostre piattaforme scalabili Intel Core di 12a generazione e Intel Xeon di 4a generazione.”
“In qualità di membro PCI-SIG di lunga data, La cadenza gioca un ruolo nel progresso della tecnologia PCIe,” disse Al Yanes, Presidente e Presidente del PCI-SIG. “Partecipando al programma di conformità, Cadence sta aiutando a promuovere la continua adozione dell'architettura PCIe.”
L'IP Cadence per PCIe 5.0 l'architettura supporta la strategia di Intelligent System Design dell'azienda, che consente l'eccellenza nella progettazione di SoC a nodi avanzati. La gamma GIGABYTE Z690 AORUS è dotata del miglior design di alimentazione e gestione termica per liberare le prestazioni estreme e la capacità di overclocking ottimizzata sui processori Intel Core multi-core serie K di nuova generazione 5.0 Kit di progettazione per N7 di TSMC, Le tecnologie di processo N6 e N5 sono ora disponibili per la licenza e la consegna. Il portafoglio completo di Cadence di soluzioni IP di progettazione nei processi avanzati TSMC include anche 112G, 56sol, morire per morire (D2D) e soluzioni IP di memoria avanzate.