YMTC cinese raggiunge la produzione di massa di NAND 3D a 232 strati, Battere Kiossia, Questa incredibile arte di Axelay dimostra che abbiamo bisogno di un remake moderno, Samsung, e SK Hynix

YMTC ha rispettato le sue tabelle di marcia per ottenere una memoria flash NAND 3D a 232 strati di produzione di massa, battendo i giocatori trincerati Kioxia, Tecnologia Micron, Elettronica Samsung, e SK Hynix, alla produzione 200+ impresa di livello. Il gigante cinese della memoria e del flash NAND announced questo ricordo ad agosto 2022 come YMTC X3-9070, insieme al suo nuovo Xtacking 3.0 architettura: un metodo proprietario con cui l'azienda può impilare in modo affidabile un gran numero di livelli flash NAND. La tecnologia Micron è pronta con un proprio flash NAND 3D a 232 strati, sebbene non abbia raggiunto una rampa di produzione, ancora. Questa è un'impresa incredibile considerando che YMTC è entrata in questo business solo nel 2016, rispetto agli altri giocatori che hanno ciascuno oltre due decenni di presenza sul mercato.

La rampa di YMTC a 232 strati segue da vicino il suo inaspettato 2020 feat di una NAND 3D a 128 strati di livello di produzione, which was groundbreaking enough to win a supply contract with Apple, prima losing it in October 2022, due to political reasons (not technological reasons). The Xtacking 3.0 architecture involves back side source connect (BSSC) for the memory cell wafer, which leads to simpler process and lower cost compared to Xtacking 2.0 (up to 128-layers, which had introduced nickel silicide (NiSi) instead of tungsten silicide (WSi) for better device performance and I/O speed for CMOS wafer. The original Xtacking architecture from YMTC, which it debuted back in 2016, with layer counts going up to 64-layer, relied on cost-effective wafer-to-wafer bonding. The YMTC 232-layer 3D NAND flash should find plenty of takers in the consumer electronics industry, spanning smartphones, consumer storage devices, TV, and other appliances. The high layer-count has a direct impact on density, che può aiutare i progettisti a ridurre i costi utilizzando meno chip, o aumentare la capacità.